UNIVERSIDAD
DE MÁLAGA

DEPARTAMENTO DE INGENIERÍA
DE SISTEMAS Y AUTOMÁTICA

Sistemas en Tiempo Real

Seminario

ATMEGA328p/ARDUINO UNO

UMA AEB

Leds/Analógico

Dr. Cipriano Galindo Andrades


UMA AEB

Arduino Extension Board



UMA AEB

Arduino Extension Board



Control Servos

PWM

SRAM externa

Circuito Resonador

DAC


LEDs

Pulsadores


Potencionemtro

UMA AEB

Arduino Extension Board




LEDs



LED	7	6	5	4	3	2	1	0
Patilla	PC.3	PC.4	PD.4	PD.5	PD.7	PB.0	PB.1	PB.2

Analog Digital Converter

Permite cuantificar una tensión de entrada. Por ejemplo, medir la salida del potenciómetro para conocer su posición.



Analog Digital Converter

Atmega328 dispone de un conversor analógico-digital con resolución 10 bits y 8 canales multiplexados.

Configuración conversion simple

ADMUX - A/D Multiplexer Selection Register

Bit	7	6	5	4	3	2	1	0
(0x7C)	REFS1	REFS0	ADLAR	–	MUX3	MUX2	MUX1	MUX0

Referencia voltaje

Alineación Resultado
0 a la dcha.
1 a la izq.

Selección de canal

REFS1	REFS0	Voltage Reference Selection
0	0	AREF, Internal V_{ref} turned off
0	1	AV_{CC} with external capacitor at AREF pin
1	0	Reserved
1	1	Internal 1.1V Voltage Reference with exter

MUX3..0	Single Ended Input
0000	ADC0
0001	ADC1
0010	ADC2
0011	ADC3
0100	ADC4
0101	ADC5
0110	ADC6
0111	ADC7
1000	(reserved)
1001	(reserved)
1010	(reserved)
1011	(reserved)
1100	(reserved)
1101	(reserved)
1110	1.1V (V_{BG})
1111	0V (GND)

Analog Digital Converter

Configuración conversion simple

ADCSRA - A/D Control and Status Register A

Bit	7	6	5	4	3	2	1	0
(0x7A)	ADEN	ADSC	ADATE	ADIF	ADIE	ADPS2	ADPS1	ADPS0

ADC Enable — Start Conversion — Auto Trigger Enable — Interrupt Flag — Interrupt Enable — Clock Scale factor

ADPS2	ADPS1	ADPS0	Division Factor
0	0	0	2
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

ADEN: 1 para habilitar el ADC
ADSC: 1 para comenzar la conversion
ADATE: 1 para conversion automática activada por flanco.
ADIF: Se active cuando se complete la conversion y ADIE=1 e I=1
ADIE: Activa la generación de interrupción por el ADC
ADPS2:0 Preescalado del reloj para la conversion. ADC necesita entre 50 KHz a 200KHz.
Mayor frecuencia, conversion más rápida; Menor frecuencia, conversión más exacta.

Analog Digital Converter

Configuración conversion basada en timer

ADCSRB – ADC Control and Status Register B

Bit	7	6	5	4	3	2	1	0
(0x7B)	–	ACME	–	–	–	ADTS2	ADTS1	ADTS0

Auto Trigger Source

Seleccionando ADATE=1, se produce una conversion cada flanco de subida del evento especificado por:

ADTS2	ADTS1	ADTS0	Trigger Source
0	0	0	Free Running mode
0	0	1	Analog Comparator
0	1	0	External Interrupt Request 0
0	1	1	Timer/Counter0 Compare Match A
1	0	0	Timer/Counter0 Overflow
1	0	1	Timer/Counter1 Compare Match B
1	1	0	Timer/Counter1 Overflow
1	1	1	Timer/Counter1 Capture Event

Analog Digital Converter

El valor convertido se almacena en los registros ADCH y ADCL, en función del valor de ADLAR:

ADLAR = 0

Bit	15	14	13	12	11	10	9	8	
(0x79)	–	–	–	–	–	–	ADC9	ADC8	ADCH
(0x78)	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0	ADCL
	7	6	5	4	3	2	1	0	

ADLAR = 1

Bit	15	14	13	12	11	10	9	8	
(0x79)	ADC9	ADC8	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADCH
(0x78)	ADC1	ADC0	–	–	–	–	–	–	ADCL
	7	6	5	4	3	2	1	0	

Cuánto tarda en convertir?

Table 23-1. ADC Conversion Time

Condition	Sample & Hold (Cycles from Start of Conversion)	Conversion Time (Cycles)
First conversion	13.5	25
Normal conversions, single ended	1.5	13
Auto Triggered conversions	2	13.5

Analog Digital Converter

Inicialización:

```
// Select external voltage reference + Left Adjust
ADMUX = (1 << REFS0) + (1<<ADLAR);

// Enable ADC + CLK Divider 128;
ADCSRA = (1 << ADEN) + (1<<ADPS2)+(1<<ADPS1)+(1<<ADPS0);
```

Lectura por polling:

```
ADCchannel=5;
//select ADC channel with safety mask
ADMUX |= (ADCchannel & 0x0F);
//single conversion mode
ADCSRA |= (1<<ADSC);
//wait for conversion
while( ADCSRA & (1<<ADSC) );
//in this case return the ADCH
return ADCH;
```